



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Takashi MIYAZAWA

Group Art Unit: 2838

Application No.: 10/645,512

Examiner: Unknown

Filed: August 22, 2003

Docket No.: 116908

For: ELECTRONIC CIRCUIT, METHOD OF DRIVING ELECTRONIC CIRCUIT, ELECTRO-OPTICAL DEVICE, METHOD OF DRIVING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS

CLAIM FOR PRIORITY

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

The benefit of the filing dates of the following prior foreign applications filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2002-255255 filed August 30, 2002; and


Japanese Patent Application No. 2003-207373 filed August 12, 2003.

In support of this claim, certified copies of said original foreign applications:

☒ are filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these documents.

Respectfully submitted,


James A. Oliff
Registration No. 27,075

John S. Kern
Registration No. 42,719

JAO:JSK/kap

Date: January 2, 2004

OLIFF & BERRIDGE, PLC
P.O. Box 19928
Alexandria, Virginia 22320
Telephone: (703) 836-6400

**DEPOSIT ACCOUNT USE
AUTHORIZATION**

Please grant any extension
necessary for entry;

Charge any fee due to our
Deposit Account No. 15-0461

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 8 月 3 0 日
Date of Application:


出 願 番 号 特 願 2 0 0 2 - 2 5 5 2 5 5
Application Number:
[ST. 10/C]: [J P 2 0 0 2 - 2 5 5 2 5 5]

出 願 人 セイコーエプソン株式会社
Applicant(s):

2 0 0 3 年 9 月 8 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 3 - 3 0 7 3 5 2 5

【書類名】 特許願

【整理番号】 J0092216

【提出日】 平成14年 8月30日

【あて先】 特許庁長官殿

【国際特許分類】 G09F 9/30
H05B 33/04

【発明者】

【住所又は居所】 長野県諏訪市大和 3 丁目 3 番 5 号 セイコーエプソン株式会社内

【氏名】 宮澤 貴士

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】 0 2 6 6 - 5 2 - 3 1 3 9

【選任した代理人】

【識別番号】 100107076

【弁理士】

【氏名又は名称】 藤網 英吉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0109826

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

【特許請求の範囲】

【請求項 1】 複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、

第 1 の端子と第 2 の端子と第 1 の制御用端子とを有する第 1 のトランジスタと

、
第 3 の端子と第 4 の端子とを有し、前記第 1 の制御用端子に前記第 3 の端子が
接続され、前記 2 の端子と前記第 3 の端子との電氣的接続を制御する第 2 のトラ
ンジスタと、

第 5 の端子と第 6 の端子とを有し、前記第 1 の端子に前記第 5 の端子が接続さ
れた第 3 のトランジスタと、

第 7 の端子と第 8 の端子とを有し、前記第 7 の端子が前記第 1 の制御用端子及
び前記第 3 の端子に接続された容量素子と、を含み、

前記第 1 の端子は前記複数の単位回路の他の単位回路の前記第 1 の端子と共に
第 1 の電源線に接続され、

前記第 1 の電源線の電位を複数の電位に設定する、あるいは、前記第 1 の電源
線への電源電位の供給及び遮断を制御する制御回路を備えていることを特徴とす
る電子回路。

【請求項 2】 複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、

第 1 の端子と第 2 の端子と第 1 の制御用端子とを有する第 1 のトランジスタと

、
第 3 の端子と第 4 の端子とを有し、前記第 1 の制御用端子に前記第 3 の端子が
接続され、前記 2 の端子と前記第 3 の端子との電氣的接続を制御する第 2 のトラ
ンジスタと、

第 5 の端子と第 6 の端子とを有し、前記第 1 の端子に前記第 5 の端子が接続さ
れた第 3 のトランジスタと、

第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、

前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、

前記第8の端子は前記複数の単位回路の他の単位回路の前記第8の端子と共に所定電位に保持された第2の電源線に接続され、

前記第1の電源線の電位を複数の電位に設定する、あるいは、前記第1の電源線への電源電位の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。

【請求項3】 請求項1又は2に記載の電子回路において、

前記単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであることを特徴とする電子回路。

【請求項4】 請求項1乃至3のいずれか1つに記載の電子回路において、前記第2の端子には電子素子が接続されていることを特徴とする電子回路。

【請求項5】 請求項1乃至4のいずれか1つに記載の電子回路において、前記電子素子が電流駆動素子であることを特徴とする電子回路。

【請求項6】 請求項1乃至5のいずれか1つに記載の電子回路において、前記制御回路は第9の端子と第10の端子とを備えた第4のトランジスタであり、

前記第9の端子は前記電源電位に接続され、前記第10の端子は前記第1の電源線に接続されていることを特徴とする電子回路。

【請求項7】 第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、

第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、

第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、

第7の端子及び第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含む単位回路を複数備え、

前記第1の端子は前記複数の単位回路のうちの一連の単位回路の前記第1の端子と共に第1の電源線に接続されている電子回路の駆動方法であって、

前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタをオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、

前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記電源電位に電氣的に接続にするステップと、を含むことを特徴とする電子回路の駆動方法。

【請求項8】 第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、

第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、

第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、

第7の端子及び第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含む単位回路を複数備え、

前記第1の端子は前記複数の単位回路のうちの一連の単位回路の前記第1の端子と共に第1の電源線に接続されるとともに、

前記第8の端子は前記複数の単位回路のうちの一連の単位回路の前記第8の端子と共に第2の電源線に接続されている電子回路の駆動方法であって、

前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1の

トランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第 1 の制御用端子に印加して、前記第 1 の端子と前記第 2 の端子との間の導通状態を設定するステップと、

前記第 3 のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第 1 の端子を前記電源電位に電氣的に接続するステップとを含むことを特徴とする電子回路の駆動方法。

【請求項 9】 複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、

前記複数の単位回路の各々は、

第 1 の端子と第 2 の端子と第 1 の制御用端子とを有する第 1 のトランジスタと

、

第 3 の端子と第 4 の端子と第 2 の制御用端子とを有し、前記第 1 の制御用端子に前記第 3 の端子が接続された第 2 のトランジスタと、

第 5 の端子と第 6 の端子と第 3 の制御用端子とを有し、前記第 5 の端子が前記第 1 の端子に接続され、前記第 6 の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第 3 の制御用端子が複数の走査線のうちの一つの走査線に接続された第 3 のトランジスタと、

第 7 の端子と第 8 の端子とを有し、前記第 7 の端子が前記第 1 の制御用端子及び前記第 3 の端子に接続された容量素子と、

前記第 2 の端子に接続された電気光学素子と、を含み、

前記第 1 の端子は前記複数の単位回路の他の単位回路の前記第 1 の端子と共に第 1 の電源線に接続され、

前記第 1 の電源線の電位を複数の電位に設定する、あるいは、前記電源線への電源電位の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。

【請求項 10】 複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、

前記複数の単位回路の各々は、

第 1 の端子と第 2 の端子と第 1 の制御用端子とを有する第 1 のトランジスタと

第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記2の端子と前記第4の端子との電氣的接続を制御する第2のトランジスタと、

第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続され、前記第6の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第3の制御用端子が複数の走査線のうちの一つの走査線に接続された第3のトランジスタと、

第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、

前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、

前記第8の端子は前記複数の単位回路の他の単位回路の前記第8の端子と共に所定電位に保持された第2の電源線に接続され、

前記第1の電源線の電位を複数の電位に設定する、あるいは、前記第1の電源線への電源電位の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。

【請求項11】 請求項9又は10に記載の電気光学装置において、

前記単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであることを特徴とする電気光学装置。

【請求項12】 請求項9乃至11のいずれか1つに記載の電気光学装置において、

前記制御回路は第9の端子と第10の端子とを備えた第4のトランジスタであり、

前記第9の端子は前記電源電位に接続され、前記第10の端子は前記第1の電源線に接続されていることを特徴とする電気光学装置。

【請求項13】 請求項9乃至12のいずれか1つに記載の電気光学装置において、

前記電気光学素子はEL素子であることを特徴とする電気光学装置。

【請求項14】 第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、

第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、

第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、

第7の端子と第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、

前記第2の端子に接続された電気光学素子と、
を含む単位回路を複数備え、

前記第6の端子が複数のデータ線のうち1つのデータ線と接続され、

前記第3の制御用端子が複数の走査線のうち1つの走査線と接続され、

前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続されている電気光学装置の駆動方法であって、

前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を、前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、

前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記第1の電源線を介して前記電源電位に電氣的に接続するステップと

を含むことを特徴とする電気光学装置の駆動方法。

【請求項15】 第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、

第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子

に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、

第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、

第7の端子と第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、

前記第2の端子に接続された電気光学素子と、

を含む単位回路を複数備え、

前記第6の端子が複数のデータ線のうち1つのデータ線と接続され、

前記第3の制御用端子が複数の走査線のうち1つの走査線と接続され、

前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続されるとともに、

前記第8の端子は前記複数の単位回路の他の単位回路の前記第8の端子と共に第2の電源線に接続されている電気光学装置の駆動方法であって、

前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、

前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記第1の電源線を介して前記電源電位に電氣的に接続するステップと

を含むことを特徴とする電気光学装置の駆動方法。

【請求項16】 請求項1乃至6のいずれか1つに記載の電子回路を実装したことを特徴とする電子機器。

【請求項17】 請求項9乃至13のいずれか1つに記載の電気光学装置を実装したことを特徴とする電子機器。

【発明の詳細な説明】

【0001】**【発明の属する技術分野】**

本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。

【0002】**【従来の技術】**

有機EL素子は低電力で駆動することができる自発光素子であるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現することができるものと期待されている。

【0003】

例えば、液晶素子、有機EL素子、電気泳動素子、電子放出素子等を備えた電気光学装置の駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の電気光学装置は、その表示パネル部に複数の画素回路がマトリクス状に配置されている。複数の画素回路の各々は、電気光学素子と、その電気光学素子に駆動電力を供給する駆動用トランジスタと、データ信号を保持する保持用キャパシタとを備えている。

【0004】

また、画素回路は、駆動用トランジスタに接続され、同駆動用トランジスタの駆動電圧を供給する駆動電圧供給用トランジスタと、所定のタイミングで前記駆動用トランジスタにデータ信号を供給するスイッチング用トランジスタとを備えている。更に、画素回路は、所定のタイミングで前記データ信号を前記保持用キャパシタに保持させるためのトランジスタと接続されている。

【0005】**【発明が解決しようとする課題】**

つまり、1つの画素回路には合計4つのトランジスタを形成する必要がある。従って、トランジスタの数が多い分だけ、歩留まりや開口率の低下を招くことになる。そのため、トランジスタの個数を低減することできる画素回路が望まれている。

【0006】

本発明は上記問題点を解消するためになされたものであって、その目的は、使用するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。

【0007】

【課題を解決するための手段】

本発明における電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記2の端子と前記第3の端子との電気的接続を制御する第2のトランジスタと、第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは、前記第1の電源線への電源電位の供給及び遮断を制御する制御回路を備えている。

【0008】

これによれば、従来のものと比べて使用するトランジスタの数を削減して単位回路を構成することができる。

本発明における電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記2の端子と前記第4の端子との電気的接続を制御する第2のトランジスタと、第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、前記第8の端子は前記

複数の単位回路の他の単位回路の前記第 8 の端子と共に所定電位に保持された第 2 の電源線に接続され、前記第 1 の電源線の電位を複数の電位に設定する、あるいは、前記第 1 の電源線への電源電位の供給及び遮断を制御する制御回路を備えている。

【0 0 0 9】

これによれば、従来のものと比べて使用するトランジスタの数を削減して単位回路を構成することができることに加えて、容量素子に電圧を安定して保持させることができる。

【0 0 1 0】

この電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第 1 のトランジスタ、前記第 2 のトランジスタ及び前記第 3 のトランジスタのみである。

【0 0 1 1】

これによれば、使用するトランジスタの数を従来のものに比べて 1 つ削減して単位回路を構成することができる。

この電子回路において、前記第 2 の端子には電子素子が接続されている。

【0 0 1 2】

これによれば、従来のものと比べて使用するトランジスタが 1 つ少ない回路で電子素子を制御することができる。

この電子回路において、前記電子素子が電流駆動素子である。

【0 0 1 3】

これによれば、従来のものと比べて使用するトランジスタが 1 つ少ない回路で電流駆動素子を制御することができる。

この電子回路において、前記制御回路は第 9 の端子と第 1 0 の端子とを備えた第 4 のトランジスタであり、前記第 9 の端子は前記電源電位に接続され、前記第 1 0 の端子は前記第 1 の電源線に接続されている。

【0 0 1 4】

これによれば、制御回路を容易に構成することができる。

本発明の電子回路の駆動方法は、第 1 の端子と第 2 の端子と第 1 の制御用端子

とを有する第1のトランジスタと、第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子及び第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含む単位回路を複数備え、前記第1の端子は前記複数の単位回路のうちの一連の単位回路の前記第1の端子と共に第1の電源線に接続されている電子回路の駆動方法であって、前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタをオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記電源電位に電氣的に接続にするステップと、を含む。

【0015】

これによれば、従来のものと比べて使用するトランジスタの数が1つ少ない構成の単位回路が複数設けられた電子回路を駆動することができる。

本発明の電子回路の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、第5の端子と第6の端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子及び第8の端子を有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含む単位回路を複数備え、前記第1の端子は前記複数の単位回路のうちの一連の単位回路の前記第1の端子と共に第1の電源線に接続されるとともに、前記第8の端子は前記複数の単位回路のうちの一連の単位回路の前記第8の端子と共に第2の電源線に接続されている電子回路の駆動方法であ

って、前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記電源電位に電氣的に接続するステップとを含む。

【0016】

これによれば、従来のものと比べて使用するトランジスタの数が1つ少ない構成で且つ容量素子に安定して電圧を保持させることができる単位回路が複数設けられた電子回路を駆動することができる。

【0017】

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第5の端子と第6の端子と第3の制御用端子とを有し、前記第5の端子が前記第1の端子に接続され、前記第6の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第3の制御用端子が複数の走査線のうちの一つの走査線に接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは、前記電源線への電源電位の供給及び遮断を制御する制御回路を備えている。

【0018】

これによれば、従来のものと比べて使用するトランジスタの数が1つ少ない構成で、電気光学素子に供給される電流を精度良く制御することができる電気光学

装置を提供することができる。

【0019】

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子と前記第4の端子との電氣的接続を制御する第2のトランジスタと、第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続され、前記第6の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第3の制御用端子が複数の走査線のうちの一つの走査線に接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、を含み、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続され、前記第8の端子は前記複数の単位回路の他の単位回路の前記第8の端子と共に所定電位に保持された第2の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは、前記第1の電源線への電源電位の供給及び遮断を制御する制御回路を備えている。

【0020】

これによれば、従来のものと比べて使用するトランジスタの数を1つ少なくして単位回路を構成することができることに加えて、容量素子に安定して電圧を保持させることができる。

【0021】

この電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみである。

【0022】

これによれば、従来のものと較べて使用するトランジスタを1つ削減した画素回路を構成することができる。従って、画素回路の開口率を向上させることがで

きるため、表示品質の高い電気光学装置を提供することができる。又、画素回路を構成するトランジスタの数を従来のものと較べて1つ削減させることができるため、画素回路の歩留まりを向上させることができる。

【0023】

この電気光学装置において、前記制御回路は第9の端子と第10の端子とを備えた第4のトランジスタであり、前記第9の端子は前記電源電位に接続され、前記第10の端子は前記第1の電源線に接続されている。

【0024】

これによれば、制御回路を容易に構成することができる。

この電気光学装置において、前記電気光学素子はEL素子である。

これによれば、従来のものと比べて使用するトランジスタの数が1つ少ない回路構成で、EL素子に供給される電流を精度良く制御することができる電気光学装置を提供することができる。

【0025】

本発明の電気光学装置の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、前記第2の端子に接続された電気光学素子と、含む単位回路を複数備え、前記第6の端子が複数のデータ線のうち1つのデータ線と接続され、前記第3の制御用端子が複数の走査線のうち1つの走査線と接続され、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続されている電気光学装置の駆動方法であって、前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を、前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じ

た電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記第3のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第1の端子を前記第1の電源線を介して前記電源電位に電氣的に接続するステップとを含む。

【0026】

これによれば、従来のものと比べて使用するトランジスタの数が1つ少ない回路構成で、電気光学素子に供給される電流を精度良く制御することができる電気光学装置を駆動させることができる。

【0027】

本発明の電気光学装置の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを有する第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを有し、前記第1の制御用端子に前記第3の端子が接続され、前記第2の端子に前記第4の端子が接続された第2のトランジスタと、第5の端子と第6の端子と第3の制御用端子とを有し、前記第1の端子に前記第5の端子が接続された第3のトランジスタと、第7の端子と第8の端子とを有し、前記第7の端子が前記第1の制御用端子及び前記第3の端子に接続された容量素子と、前記第2の端子に接続された電気光学素子と、を含む単位回路を複数備え、前記第6の端子が複数のデータ線のうち1つのデータ線と接続され、前記第3の制御用端子が複数の走査線のうち1つの走査線と接続され、前記第1の端子は前記複数の単位回路の他の単位回路の前記第1の端子と共に第1の電源線に接続されるとともに、前記第8の端子は前記複数の単位回路の他の単位回路の前記第8の端子と共に第2の電源線に接続されている電気光学装置の駆動方法であって、前記第1の電源線を電源電位から電氣的に切り離すことにより、前記一連の単位回路の前記第1の端子を前記電源電位から電氣的に切り離し、かつ、前記一連の単位回路の前記第3のトランジスタがオン状態とすることにより、前記第1のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第1の制御用端子に印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記第3のトランジスタをオフ

状態にするとともに、前記一連の単位回路の前記第 1 の端子を前記第 1 の電源線を介して前記電源電位に電氣的に接続するステップとを含む。

【0028】

これによれば、従来のものと比べて使用するトランジスタの数が 1 つ少ない回路構成で、電気光学素子に供給される電流を精度良く制御することができる電気光学装置を駆動させることができる。

【0029】

本発明における電子機器は、請求項 1 乃至 6 のいずれか 1 つに記載の電子回路を実装したことを特徴とする電子機器。

これによれば、従来のものと較べて使用するトランジスタを 1 つ削減した表示ユニットを有した電子機器を提供することができる。又、電子回路を構成するトランジスタの数を従来のものと較べて 1 つ低減させることができるため、電子機器の歩留まりを向上させることができる。

【0030】

本発明における電子機器は、請求項 9 乃至 13 のいずれか 1 つに記載の電気光学装置を実装したことを特徴とする電子機器。

これによれば、従来のものと較べて使用するトランジスタを 1 つ低減しても表示品質が優れた表示ユニットを有した電気光学装置を提供することができる。又、画素回路を構成するトランジスタの数を従来のものと較べて 1 つ低減させることができるため、電気光学装置の歩留まりを向上させることができる。

【0031】

【発明の実施の形態】

（第 1 実施形態）

以下、本発明を具体化した第 1 実施形態を図 1～4 に従って説明する。図 1 は、電気光学装置としての有機 EL ディスプレイの回路構成を示すブロック回路図である。図 2 は、表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。図 3 は画素回路の回路図である。図 4 は、画素回路の駆動方法を説明するためのタイミングチャートである。

【0032】

有機ELディスプレイ10は、信号生成回路11、表示パネル部12、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15を備えている。有機ELディスプレイ10の信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15が、各々1チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

【0033】

信号生成回路11は、図示しない外部装置からの画像データに基づいて表示パネル部12に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路11は、前記走査制御信号を走査線駆動回路13に出力するとともに、前記データ制御信号をデータ線駆動回路14に出力する。又、信号生成回路11は、電源線制御回路15に対してタイミング制御信号を出力する。

【0034】

表示パネル部12は、図2に示すように、列方向に沿って延設されたM本のデータ線 X_m ($m=1\sim M$; m は自然数)と、行方向に沿って延設されたN本の走査線 Y_n ($n=1\sim N$; n は自然数)との交差部に対応する位置に配置された複数の単位回路としての画素回路20を有している。そして、前記複数の画素回路20で1つの電子回路が形成されている。つまり、各画素回路20は、その列方向に沿って延設されたデータ線 X_m と、行方向に沿って延設された走査線 Y_n とにそれぞれ接続されることによりマトリクス状に配列されている。又、各画素回路20は、前記走査線 Y_n に平行して延設された第1の電源線 $VL1$ に接続されている。各第1の電源線 $VL1$ は、表示パネル部12の右端側に配設された画素回路20の列方向に沿って延設された電源電位としての駆動電圧 V_{dd} を供給する電圧供給線 Lo に駆動電圧供給用トランジスタ Q_v を介して接続されている。

【0035】

画素回路20は、図2に示すように、発光層が有機材料で構成された電気光学素子又は電子素子として有機EL素子21を有する。そして、画素回路20は、前記駆動電圧供給用トランジスタQ_vがオン状態になることで、前記第1の電源線V_{L1}を介して駆動電圧V_{dd}が供給されるようになっている。尚、各画素回路20内に配置形成される後記するトランジスタは、通常はTFT（薄膜トランジスタ）で構成されている。

【0036】

走査線駆動回路13は、前記信号生成回路11から出力される走査制御信号に基づいて、表示パネル部12に配設されたN本の走査線Y_nのうち、1本の走査線を選択し、その選択された走査線に走査信号を出力する。

【0037】

データ線駆動回路14は、図2に示すように、複数の単一ラインドライバ23を備えている。各単一ラインドライバ23は、それぞれ表示パネル部12に配設された対応するデータ線X_mと接続されている。データ線駆動回路14は、信号生成回路11から出力された前記データ制御信号に基づいて、データ電流I_{data1}、I_{data2}、・・・、I_{dataM}をそれぞれ生成する。そして、データ線駆動回路14は、その生成されたデータ電流I_{data1}、I_{data2}、・・・、I_{dataM}をデータ線X_mを介して各画素回路20に出力する。そして、画素回路20は、それぞれ前記データ電流I_{data1}、I_{data2}、・・・、I_{dataM}に応じて同画素回路20の内部状態が設定されると、このデータ電流I_{data1}、I_{data2}、・・・、I_{dataM}の電流レベルに応じて有機EL素子21に供給する駆動電流I_{el}を制御するようになっている。

【0038】

電源線制御回路15は、前記駆動電圧供給用トランジスタQ_vのゲートと電源線制御線Fを介して接続されている。電源線制御回路15は、信号生成回路11から出力されるタイミング制御信号に基づいて、前記駆動電圧供給用トランジスタQ_vのオン・オフ状態を決定する電源線制御信号SFCを生成し、供給する。

そして、駆動電圧供給用トランジスタ Q_v がオン状態となることで、前記第1の電源線 V_{L1} に駆動電圧 V_{dd} が供給され、該第1の電源線 V_{L1} と接続された画素回路20に駆動電圧 V_{dd} が供給される。

【0039】

次に、有機ELディスプレイ10の画素回路20について以下に説明する。

図3に示すように、画素回路20は、駆動用トランジスタ Q_1 、トランジスタ Q_2 、スイッチング用トランジスタ Q_3 及び保持用キャパシタ C_o から構成されている。

【0040】

尚、特許請求の範囲における第1のトランジスタ、第1の端子、第2の端子及び第1の制御用端子は、それぞれ、本実施形態においては、駆動用トランジスタ Q_1 、駆動用トランジスタ Q_1 のソース、駆動用トランジスタ Q_1 のドレイン、駆動用トランジスタ Q_1 のゲートに対応している。また、第2のトランジスタ、第3の端子、第4の端子及び第2の制御用端子は、それぞれ、トランジスタ Q_2 、トランジスタ Q_2 のソース、トランジスタ Q_2 のドレイン、トランジスタ Q_2 のゲートに対応している。さらに、第3のトランジスタ、第5の端子、第6の端子、第3の制御用端子は、それぞれ、スイッチング用トランジスタ Q_3 、スイッチング用トランジスタ Q_3 のドレイン、スイッチング用トランジスタ Q_3 のソース、スイッチング用トランジスタ Q_3 のゲートに対応している。また、容量素子、第7の端子及び第8の端子は、それぞれ、保持用キャパシタ C_o 、保持用キャパシタ C_o の第1の電極 L_a 及び保持用キャパシタ C_o の第2の電極 L_b に対応している。

【0041】

駆動用トランジスタ Q_1 の導電型はp型（pチャネル）である。又、トランジスタ Q_2 及びスイッチング用トランジスタ Q_3 の導電型は、それぞれ、n型（nチャネル）である。

【0042】

駆動用トランジスタ Q_1 は、そのドレインが有機EL素子21の陽極と、トランジスタ Q_2 のドレインとに接続されている。有機EL素子21の陰極は接地さ

れている。トランジスタ Q2 は、そのソースが駆動用トランジスタ Q1 のゲートに接続されている。トランジスタ Q2 のゲートは表示パネル部 12 の行方向に沿って配置された他の画素回路 20 のトランジスタ Q2 のゲートとともに第 2 の副走査線 Yn2 に接続されている。

【0043】

駆動用トランジスタ Q1 のゲートには、保持用キャパシタ Co の第 1 の電極 La が接続されるとともに、保持用キャパシタ Co の第 2 の電極 Lb が駆動用トランジスタ Q1 のソースに接続されている。

【0044】

駆動用トランジスタ Q1 のソースは、スイッチング用トランジスタ Q3 のドレインに接続されている。スイッチング用トランジスタ Q3 のソースは前記データ線 Xm に接続されている。スイッチング用トランジスタ Q3 のゲートは第 1 の副走査線 Yn1 に接続されている。尚、前記第 1 の副走査線 Yn1 と第 2 の副走査線 Yn2 とで走査線 Yn を構成している。

【0045】

また、駆動用トランジスタ Q1 のソースは、他の画素回路 20 の駆動用トランジスタ Q1 のソースとともに第 1 の電源線 VL1 に接続されている。第 1 の電源線 VL1 は、前記駆動電圧供給用トランジスタ Qv の第 10 の端子としてのドレインに接続されている。駆動電圧供給用トランジスタ Qv の第 9 の端子としてのソースは前記電圧供給線 Lo に接続されている。

【0046】

駆動電圧供給用トランジスタ Qv の導電型は p 型（p チャンネル）である。駆動電圧供給用トランジスタ Qv は、前記電源線制御回路 15 から電源線制御線 F を介して供給される電源線制御信号 SFC に応じて、電氣的切断の状態（オフ状態）及び電氣的接続の状態（オン状態）となる。駆動電圧供給用トランジスタ Qv がオン状態となると、駆動電圧供給用トランジスタ Qv が接続されている第 1 の電源線 VL1 に接続された各画素回路 20 の駆動用トランジスタ Q1 に駆動電圧 Vdd が供給される。

【0047】

次に、前記のように構成された画素回路 20 の駆動方法について図 4 に従って説明する。図 4 において、駆動周期 T_c は、前記有機 EL 素子 21 の輝度が 1 回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。

【0048】

まず、図 4 に示すように、データ線駆動回路 14 からデータ電流 I_{data} が供給される。この状態で、走査線駆動回路 13 から第 1 の副走査線 Y_{n1} を介してスイッチング用トランジスタ Q_3 のゲートに同スイッチング用トランジスタ Q_3 をオン状態にする第 1 の走査信号 SC_1 が供給される。又、このとき、前記走査線駆動回路 13 から第 2 の副走査線 Y_{n2} を介してトランジスタ Q_2 のゲートに同トランジスタ Q_2 をオン状態にする第 2 の走査信号 SC_2 が供給される。

【0049】

すると、スイッチング用トランジスタ Q_3 及びトランジスタ Q_2 がそれぞれオン状態になる。そして、前記データ電流 I_{data} が駆動用トランジスタ Q_1 を経由して、同データ電流 I_{data} に応じた電荷量が保持用キャパシタ C_o に保持され、当該電荷量に対応する電圧 V_o に応じて駆動用トランジスタ Q_1 のソースとドレインとの間の導通状態が設定される。

【0050】

その結果、前記設定された導通状態に応じた駆動電流 I_{e1} が有機 EL 素子 21 に供給されて、同有機 EL 素子 21 が発光する。このとき、駆動用トランジスタ Q_1 は飽和領域で駆動するように設定されているので、前記駆動電流 I_{e1} は、前記データ電流 I_{data} とほぼ等しくなる。つまり、駆動用トランジスタ Q_1 の閾値電圧や利得係数など電気特性の駆動用トランジスタ Q_1 毎のバラツキが補償されることとなる。

【0051】

その後、走査線駆動回路 13 から第 1 の副走査線 Y_{n1} を介してスイッチング用トランジスタ Q_3 のゲートに同スイッチング用トランジスタ Q_3 をオフ状態にする第 1 の走査信号 SC_1 が供給される。又、このとき、前記走査線駆動回路 13 から第 2 の副走査線 Y_{n2} を介してトランジスタ Q_2 のゲートに同トランジスタ Q_2 をオフ状態にする第 2 の走査信号 SC_2 が供給される。このとき、駆動電

圧供給用トランジスタ Q_v は、電源線制御回路 15 から供給される同駆動電圧供給用トランジスタ Q_v をオフ状態にする電源線制御信号 SFC が供給されることによって、オフ状態になっている。

【0052】

その結果、スイッチング用トランジスタ Q_3 及びトランジスタ Q_2 がそれぞれオフ状態になる。その後、データ線駆動回路 14 からデータ電流 I_{data} が供給されなくなる。

【0053】

続いて、電源線制御回路 15 から前記駆動電圧供給用トランジスタ Q_v をオン状態にする電源線制御信号 S_v が同駆動電圧供給用トランジスタ Q_v のゲートに電源線制御線 F を介して供給される。すると、駆動電圧供給用トランジスタ Q_v がオン状態になり、同駆動用トランジスタ Q_1 のソース／ドレイン間に前記駆動電圧 V_{dd} が供給される。このことによって、前記保持用キャパシタ C_o に保持された電圧 V_o に応じた駆動電流 I_{el} が有機 EL 素子に供給される。

【0054】

従って、有機 EL 素子 21 はデータ電流 I_{data} に応じた輝度で発光し続けることができる。

以上の結果より、前記画素回路 20 は、4 個のトランジスタを必要とする従来の画素回路と比べて、使用するトランジスタの数を 1 つ少なくすることができる。従って、画素回路 20 のトランジスタの製造における歩留まりや開口率を向上させることができる。

【0055】

前記実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。

(1) 本実施形態では、駆動用トランジスタ Q_1 、トランジスタ Q_2 、スイッチング用トランジスタ Q_3 及び保持用キャパシタ C_o で画素回路 20 を構成した。そして、前記駆動用トランジスタ Q_1 を駆動させるための駆動電圧 V_{dd} を供給する第 1 の電源線 VL_1 と、前記表示パネル部 12 の右端側に設けられた画素回路 20 の列方向に沿って延設された電圧供給線 L_o との間に駆動電圧供給用ト

ランジスタ Q_v を接続した。

【0056】

このように構成することによって、画素回路 20 は使用するトランジスタの個数を従来のものと比べて 1 つ少なくすることができる。従って、トランジスタの製造における歩留まりや開口率が向上に適した画素回路を有する有機 EL ディスプレイ 10 を提供することができる。

(第 2 実施形態)

次に、本発明を具体化した第 2 実施形態を図 5 に従って説明する。尚、本実施形態において、前記第 1 実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。

【0057】

図 5 は、本実施形態における有機 EL ディスプレイ 10 の表示パネル部 12 a 及びデータ線駆動回路 14 の回路構成を示すブロック回路図である。図 6 は、前記表示パネル部 12 a に配設される画素回路 30 の回路図である。

【0058】

表示パネル部 12 a は、前記第 1 の電源線 V_L1 に平行して複数の第 2 の電源線 V_L2 が配設されている。複数の第 2 の電源線 V_L2 の各々は、各画素回路 30 の保持用キャパシタ C_o と接続するとともに、前記電圧供給線 L_o に接続されている。

【0059】

画素回路 30 は、図 6 に示すように、駆動用トランジスタ Q_1 、トランジスタ Q_2 、スイッチング用トランジスタ Q_3 及び保持用キャパシタ C_o から構成されている。

【0060】

駆動用トランジスタ Q_1 は、そのドレインが有機 EL 素子 21 の陽極とトランジスタ Q_2 のソースとに接続されている。有機 EL 素子 21 の陰極は接地されている。トランジスタ Q_2 のドレインは前記駆動用トランジスタ Q_1 のゲートに接続されるとともに、保持用キャパシタ C_o の第 1 の電極に接続されている。トランジスタ Q_2 のゲートは、第 2 の副走査線 Y_{n2} に接続されている。

【0061】

保持用キャパシタC_oの第2の電極L_bは、前記第2の電源線V_{L2}に接続されている。このことによって、保持用キャパシタC_oには駆動電圧V_{dd}が駆動電圧供給用トランジスタQ_vのオン・オフ状態に関係なく独立して常時供給される。

【0062】

また、駆動用トランジスタQ₁のソースは、第1の電源線V_Lに接続されるとともに、スイッチング用トランジスタQ₃のドレインに接続されている。スイッチング用トランジスタQ₃のソースは、データ線X_mと接続されている。スイッチング用トランジスタQ₃のゲートは、第1の副走査線Y_{n1}に接続されている。

【0063】

このように保持用キャパシタC_oの第2の電極L_bを第2の電源線V_{L2}に接続することによって、データ電流I_{data}に相対した電荷量を保持用キャパシタC_oに保持するときと、駆動電圧供給用トランジスタQ_vをオン状態にすることによって駆動用トランジスタQ₁から有機EL素子21に駆動電流I_{e1}を供給するときとで前記保持用キャパシタC_oに生じる電圧の変動を抑制することができる。その結果、画素回路30は前記第1実施形態と同様の効果を得ることができることに加えて、前記第1実施形態と比較してより有機EL素子21の輝度階調を精度良く制御することができる。

【0064】

次に、前記のように構成された画素回路30の駆動方法について説明する。

まず、データ線駆動回路14からデータ電流I_{data}が供給される。この状態で、走査線駆動回路13から第1の副走査線Y_{n1}を介してスイッチング用トランジスタQ₃のゲートに同スイッチング用トランジスタQ₃をオン状態にする第1の走査信号S_{C1}が供給される。又、このとき、前記走査線駆動回路13から第2の副走査線Y_{n2}を介してトランジスタQ₂のゲートに同トランジスタQ₂をオン状態にする第2の走査信号S_{C2}が供給される。

【0065】

すると、スイッチング用トランジスタQ3及びトランジスタQ2がそれぞれオン状態になる。そして、前記データ電流Idataが駆動用トランジスタQ1及びトランジスタQ2を経由して、同データ電流Idataの電荷量に応じた電圧が保持用キャパシタCoに保持される。

【0066】

そして、前記駆動用トランジスタQ1のゲートに前記電圧が印加されることで、同駆動用トランジスタQ1のソースとドレインとの間の導通状態が設定される。

【0067】

その結果、前記設定された前記駆動用トランジスタQ1のソースとドレインとの間の導通状態に応じた駆動電流Ie1が有機EL素子21に供給されて同有機EL素子21が発光する。このとき、駆動用トランジスタQ1は飽和領域で駆動するように設定されているので、前記駆動電流Ie1は、前記データ電流Idataとほぼ等しくなる。つまり、駆動用トランジスタQ1の閾値電圧及び利得係数など電気特性の駆動用トランジスタQ1毎のバラツキが補償されることとなる（ステップ1）。

【0068】

その後、走査線駆動回路13から第1の副走査線Yn1を介してスイッチング用トランジスタQ3のゲートに同スイッチング用トランジスタQ3をオフ状態にする第1の走査信号SC1が供給される。又、このとき、前記走査線駆動回路13から第2の副走査線Yn2を介してトランジスタQ2のゲートに同トランジスタQ2をオフ状態にする第2の走査信号SC2が供給される。その結果、スイッチング用トランジスタQ3及びトランジスタQ2がそれぞれオフ状態になる。このとき、駆動電圧供給用トランジスタQvは、電源線制御回路15から供給される電源線制御信号SFCによって、オフ状態になっている。

【0069】

そして、その後、データ線駆動回路14からデータ電流Idataが供給されなくなる。

続いて、電源線制御回路15から前記駆動電圧供給用トランジスタQvをオン

状態にする電源線制御信号 S_v が同駆動電圧供給用トランジスタ Q_v のゲートに電源線制御線 F を介して供給される。すると、駆動電圧供給用トランジスタ Q_v がオン状態になり、同駆動用トランジスタ Q_1 のソース／ドレイン間に前記駆動電圧 V_{dd} が供給される。このとき、保持用キャパシタ C_o の第2の電極 L_b には、駆動電圧 V_{dd} が駆動電圧供給用トランジスタ Q_v のオン・オフ状態に関係なく独立して常時供給されているので、データ電流 I_{data} に相対した電荷量を保持用キャパシタ C_o に保持するときと、駆動電圧供給用トランジスタ Q_v をオン状態にすることによって駆動用トランジスタ Q_1 から有機EL素子21に駆動電流 I_{el} を供給するときとで前記保持用キャパシタ C_o に生じる電圧の変動を抑制することができる。従って、前記保持用キャパシタ C_o に保持された電圧 V_o に応じた駆動電流 I_{el} が有機EL素子に供給される（ステップ2）。

【0070】

このことによって、有機EL素子21はデータ電流 I_{data} に応じた輝度で発光し続けることができる。

（第3実施形態）

次に、第1又は第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図7及び図8に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。

【0071】

図7は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図7において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機ELディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記実施形態と同様な効果を発揮する。この結果、有機EL素子21の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ELディスプレイ10を備えたモバイル型パーソナルコンピュータ70を提供することができる。

【0072】

図 8 は、携帯電話の構成を示す斜視図を示す。図 8 において、携帯電話 80 は、複数の操作ボタン 81、受話口 82、送話口 83、前記有機 EL ディスプレイ 10 を用いた表示ユニット 84 を備えている。この場合においても、有機 EL ディスプレイ 10 を用いた表示ユニット 84 は前記実施形態と同様な効果を発揮する。この結果、有機 EL 素子 21 の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機 EL ディスプレイ 10 を備えた携帯電話 80 を提供することができる。

【0073】

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。

○前記実施形態では、画素回路 20、30 の駆動用トランジスタ Q1 の導電型を p 型 (p チャネル)、トランジスタ Q2 及びスイッチング用トランジスタ Q3 のそれぞれの導電型を n 型 (n チャネル) になるように設定した。そして、前記駆動用トランジスタ Q1 のドレインを有機 EL 素子 21 の陽極に接続した。又、有機 EL 素子 21 の陰極を接地した。

【0074】

これを、駆動用トランジスタ Q1 の導電型を n 型 (n チャネル)、スイッチング用トランジスタ Q3 及びトランジスタ Q2 のそれぞれの導電型を p 型 (p チャネル) になるように設定してもよい。そして、前記のように配置された駆動用トランジスタ Q1 のソースを有機 EL 素子 21 の陰極に接続し、有機 EL 素子 21 の陽極を接地するようにしてもよい。このように画素回路 20、30 を構成することで、画素回路 20、30 をそれぞれトップエミッション方式の電気光学装置に適用させることができる。

【0075】

○前記第 1 実施形態では、前記画素回路 20 に含まれるスイッチング用トランジスタ Q3 のゲートを第 1 の副走査線 Yn1 に接続した。又、トランジスタ Q2 のゲートを第 2 の副走査線 Yn2 に接続した。そして、第 1 の副走査線 Yn1 と第 2 の副走査線 Yn2 とで走査線 Yn を構成した。これを、図 9 示すように、トランジスタ Q2 のゲートを前記スイッチング用トランジスタ Q3 のゲートに接続

することで、第1の副走査線 Y_{n1} 及び第2の副走査線 Y_{n2} を1本の走査線 Y_n として共有するようにした画素回路85を有機ELディスプレイ10に適用してもよい。このようにすることによって、走査線 Y_n の総本数を削減させることができるので、画素回路20と比べて更にその開口率を大きくすることができる。

【0076】

○前記第2実施形態では、前記画素回路30に含まれるスイッチング用トランジスタQ3のゲートを第1の副走査線 Y_{n1} に接続した。又、トランジスタQ2のゲートを第2の副走査線 Y_{n2} に接続した。そして、第1の副走査線 Y_{n1} と第2の副走査線 Y_{n2} とで走査線 Y_n を構成した。これを、図10に示すように、トランジスタQ2のゲートを前記スイッチング用トランジスタQ3のゲートに接続することで、第1の副走査線 Y_{n1} を1本の走査線 Y_n として共有するようにした画素回路86を有機ELディスプレイ10に適用してもよい。このようにすることによって、走査線の総本数を削減させることができるので、画素回路30と比べて更にその開口率を大きくすることができる。

【0077】

○前記実施形態では、制御回路として、駆動電圧供給用トランジスタ Q_v を使用した。これを、前記駆動電圧供給用トランジスタ Q_v の変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、前記駆動用トランジスタQ1の駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、前記実施形態と同様の効果を得ることができる。

【0078】

○前記実施形態では、電圧供給線 L_o を表示パネル部12の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部12の左端側に設けてもよい。このようにすることによって、前記実施形態と同様の効果を得ることができる。

【0079】

○前記実施形態では、単位回路として画素回路20、30に具体化して好適な

効果を得たが、有機 E L 素子 2 1 以外の例えば L E D や F E D 等の発光素子のよ
うな電流駆動素子を駆動する単位回路に具体化してもよい。R A M 等（特に M R
A M）の記憶装置に具体化してもよい。

【 0 0 8 0 】

○前記実施形態では、画素回路 2 0， 3 0 の電流駆動素子として有機 E L 素子
2 1 について具体化したが、無機 E L 素子に具体化してもよい。つまり、無機 E
L 素子からなる無機 E L ディスプレイに応用しても良い。

【図面の簡単な説明】

【図 1】

第 1 実施形態の有機 E L ディスプレイの回路構成を示すブロック回路図である
。

【図 2】

第 1 実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック
回路図である。

【図 3】

第 1 実施形態の画素回路の回路図である。

【図 4】

第 1 実施形態の画素回路の駆動方法を説明するためのタイミングチャートであ
る。

【図 5】

第 2 実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック
回路図である。

【図 6】

第 2 実施形態の画素回路の回路図である。

【図 7】

第 3 実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示
す斜視図である。

【図 8】

第 3 実施形態を説明するための携帯電話の構成を示す斜視図である。

【図 9】

別例の画素回路を説明するための回路図である。

【図 1 0】


別例の画素回路を説明するための回路図である。

【符号の説明】


- C o 容量素子としての保持用キャパシタ
- Q 1 第 1 のトランジスタとしての駆動用トランジスタ
- Q 2 第 2 のトランジスタとしてのトランジスタ
- Q 3 第 3 のトランジスタとしてのスイッチング用トランジスタ
- Q v 制御回路又は第 4 のトランジスタとしての駆動電圧供給用トランジスタ
- V d d 電源電位としての駆動電圧
- V L 1 第 1 の電源線
- V L 2 第 2 の電源線
- X m データ線
- Y n 走査線
- 1 0 電気光学装置としての有機 E L ディスプレイ
- 2 0 , 3 0 単位回路としての画素回路
- 2 1 電子素子、電気光学素子又は電流駆動素子としての有機 E L 素子
- 7 0 電子機器としてのパーソナルコンピュータ
- 8 0 電子機器としての携帯電話

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 7】



【図 8】



【図 10】



【書類名】 要約書

【要約】

【課題】 使用するトランジスタの数を削減することで歩留まりや開口率を向上させることができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。

【解決手段】 駆動用トランジスタQ1、トランジスタQ2、スイッチング用トランジスタQ3及び保持用キャパシタC_oで画素回路20を構成した。そして、前記駆動用トランジスタQ1を駆動させるための駆動電圧V_{dd}を供給する第1の電源線V_{L1}と、前記表示パネル部の右端側に設けられた画素回路20の列方向に沿って延設された電圧供給線L_oとの間に駆動電圧供給用トランジスタQ_vを接続した。

【選択図】 図3

特願 2 0 0 2 - 2 5 5 2 5 5

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 3 6 9]

1. 変更年月日

1 9 9 0 年 8 月 2 0 日

[変更理由]

新規登録

住 所

東京都新宿区西新宿 2 丁目 4 番 1 号

氏 名

セイコーエプソン株式会社